Achtung:

Sie haben Javascript deaktiviert!
Sie haben versucht eine Funktion zu nutzen, die nur mit Javascript möglich ist. Um sämtliche Funktionalitäten unserer Internetseite zu nutzen, aktivieren Sie bitte Javascript in Ihrem Browser.

Teaching Show image information

Teaching

Rechnerarchitektur (2V, 2U)

Veranstaltungsnummer im WS 2021/22: L.079.05302. Die erste Vorlesung findet am Mittwoch, 13.10.2021 um 09:15 Uhr im Hörsaal C1 statt.

Thema und Lernziele der Veranstaltung

Die Veranstaltung vermittelt einen Einblick in den logischen und physikalischen Aufbau moderner Rechner mit einer Schwerpunktsetzung auf Prozessorarchitekturen. Dabei werden sowohl die Instruktionssatzarchitektur (Programmiermodell, Unterstützung von Software) als auch der Entwurf eines Prozessors (Datenpfad und Kontroller, Nutzung von Parallelität) betrachtet.

Inhalt:

  • Einführung
  • Instruktionssatzarchitektur und Assembler
  • Leistungsbewertung
  • Prozessorentwurf - Datenpfad und Kontroller
  • Pipelining
  • Speicherhierachie
  • Ein- /Ausgabe
  • Fortgeschrittene Prozessorarchitektur

Unterlagen und Unterrichtsmodus

Wir benutzen als E-learning Platform folgenden PANDA-Kurs. Alle Vorlesungs- und Übungsunterlagen, Aufgabenblätter, Screencasts, ggf. weitere Materialien sowie aktuelle Informationen zur Vorlesung und zur Übung werden über diesen PANDA-Kurs verfügbar gemacht. Diese Veranstaltung wird im Wesentlichen nach dem "inverted classroom model" durchgeführt, d.h. anstelle von Frontalunterricht wird ein Zeitfenster geschaffen für gemeinsame Diskussion und Vertiefung des Verständnisses. Das Vorlesungsmaterial kann jederzeit, beliebig oft und von überall studiert werden.

Dozent

Prof. Dr. Marco Platzner

Computer Engineering

Marco Platzner
Phone:
+49 5251 60-5250
Fax:
+49 5251 60-4250
Office:
O3.207
Web:

Office hours:

by appointment

Übungsleiter

Tim Hansmeier

Computer Engineering

Tim Hansmeier
Phone:
+49 5251 60-4347
Office:
O3.116
Web:

The University for the Information Society